視頻監(jiān)控系統(tǒng)在火車站、機場、銀行、娛場、樂商場甚至家庭的安保方面都是一種關鍵設備。隨著安全風險的日益增大，在各種應用場合對已發(fā)事件進行視頻監(jiān)控和記錄的需求都在逐步上升，這就要求視頻監(jiān)控系統(tǒng)的新結構必須具備可擴展性，以便為日益多樣化的視頻監(jiān)控需求提供高性價比的解決方案。

　　在視頻監(jiān)控系統(tǒng)結構所面臨的眾多挑戰(zhàn)中，上市時間壓力、CODEC新標準的出臺和需求范圍的不斷擴大(包括高級目標檢測、運動檢測、目標跟蹤和目標跟蹤功能) 還只是其中的一小部分。要應對這些挑戰(zhàn)，視頻監(jiān)控系統(tǒng)的實現(xiàn)就必須能根據(jù)不同性能要求而進行相應調(diào)整。

　　Xilinx的 FPGA產(chǎn)品是各種視頻監(jiān)控系統(tǒng)理想的解決方案，不論它是低端系統(tǒng)還是高端系統(tǒng)，是獨立系統(tǒng)還是PC擴展卡系統(tǒng)。

　　視頻監(jiān)控與DVR系統(tǒng)

　　高級數(shù)字視頻壓縮技術在視頻監(jiān)控系統(tǒng)的數(shù)字錄像機(DVR)中正得到快速普及。隨著大多數(shù)DVR制造商從MPEG4轉為采用H.264 高清(HD) CODEC，對提高分辨率和壓縮率的要求也變得更急切。專用標準產(chǎn)品(ASSP) 比較適合量大的應用，但缺乏靈活性，而且開發(fā)時間過長，成本也高。大多數(shù)高級數(shù)字媒體處理器連實現(xiàn)H.264 HD解碼都比較困難，何況H.264 HD編碼比解碼還復雜得多。因此，要滿足H.264 HD的性能要求，最佳方案就是采用一塊FPGA加一塊外部DSP或數(shù)字媒體處理器。

　　采用低成本的Xilinx FPGA產(chǎn)品還能進一步提供運動檢測、視頻量化、色域轉換(color-space conversion)、硬盤接口、DDR2存儲器接口等功能，以及將兩個27MHz的 ITU-R BT656數(shù)據(jù)流通過時分復用合為一路54MHz的數(shù)據(jù)流，同時為DSP處理器提供視頻加速。將兩個ITU-R BT656數(shù)據(jù)流復用為一個之后，系統(tǒng)只需單通道的視頻端口就能獨立傳送整個雙通道的視頻數(shù)據(jù)。這種實現(xiàn)方式在連接只有一個ITU-R BT656視頻輸入端口的數(shù)字媒體處理器時非常實用。圖1所示就是上述推薦系統(tǒng)的結構框圖。

▲

　　圖1：利用FPGA和數(shù)字媒體處理器搭建的視頻監(jiān)控系統(tǒng)。

　　對采用只有單個ITU-R BT656視頻輸入端口的TI達芬奇處理器的DVR設計而言，更高效 的實現(xiàn)方案是在數(shù)據(jù)流送入達芬奇處理器之前，將兩個以上的ITU-R BT656數(shù)據(jù)流時分復用為單個VLYNQ數(shù)據(jù)流。這種方案減少了用于視頻數(shù)據(jù)流傳輸?shù)腎/O管腳，因而縮小了器件的封裝，降低了系統(tǒng)成本。圖2所示為該設計的框圖。

▲

　　圖2：利用FPGA和達芬奇處理器搭建的視頻監(jiān)控系統(tǒng)。

　　PC擴展卡形式的DVR系統(tǒng)

　　PCI總線在PC機上已成功應用了10余年。但今天的PC擴展卡DVR系統(tǒng)所要求的帶寬已遠遠超出了PCI總線所能提供的極限。

　　未壓縮的視頻(在除去空白幀之后)數(shù)據(jù)率約為165 Mbps。于是，當PCI總帶寬為1 Gbps時，一條PCI總線上最多可同時連接6個發(fā)送未壓縮視頻的捕捉或回放設備。為降低總線帶寬的占用，可以在擴展卡上采用一塊MPEG4或 CODEC芯片組，但這樣會提高成本，而且可選器件也局限于現(xiàn)有的MPEG4芯片組。

　　PCI Express (PCIe)技術在流量上有了很大提高。PCI Express可以細分為多個通道，每個通道在出和入上均包含一對差分對，每對差分對支持2 Gbps的數(shù)據(jù)流量。一塊主板上的每個PCIe插槽都有自己的通道，這些通道是不與其他插槽共享的。每個插槽可配置為16通道(即x16)、8通道(x8) 、4 通道 (x4)或 1通道 (x1)。因此，每塊采用PCIe總線的擴展卡可提供的數(shù)據(jù)流量從2 Gbps(配置為x1通道時)到32 Gbps(配置為x16通道時)。PCIe所支持的高數(shù)據(jù)流量讓我們不再只局限于每卡連接6通道的未壓縮視頻。